デザインルールチェック

デザインルールチェック(DRC)は、VisualAppletsの基本的な機能です。 デザインルールチェックでは、VisualAppletsプロジェクトに設計エラーが含まれていないかどうかを確認します。 DRCを通過しなかったプロジェクトはビルドできないか、一部の機能が無効になります。

ドックの一部であるDRCログウィンドウには、DRCの進捗状況と結果が表示されます。 設計エラーやリソース使用量の見積もりに関する重要な情報が表示されます。 ウィンドウによっては、サブウィンドウとしてDRCログが含まれているものもあります。 DRCログは、テキスト上で右クリックし、ポップアップメニューからファイルに保存を選択することで、HTMLファイルとして保存できます。

VisualAppletsには、2つのレベルのデザインルールチェックが用意されています。 DRCレベル1およびDRCレベル2については、以下のセクションで詳しく説明します。

DRC レベル 1

DRCレベル1では、プロジェクトの整合性をチェックします。 分析 → デザインルールチェックレベル1( Ctrl+F8 )をクリックするか、 ビルドアイコンバーのアイコンデザインルールチェックレベル1を使用して、DRCレベル1を開始します。 直接アクセスするだけでなく、シミュレーション、リソース見積もり、ビルドプロセスなどの他のVisualApplets機能によっても、DRCレベル1は自動的に開始されます。 DRCレベル1では、主に行われます:

  • デザイン内にオープンポートが存在しないこと。

  • どのリンクも競合状態にないこと。

  • どのアオペレータパラメータも競合状態にないこと。

  • デバイスリソースの競合が存在しないこと。

次の図は、DRCレベル1によって報告された4つのエラーを示しています。 この例では、CAM、RAM、DMAのリソースに関する3つのデバイスリソース競合と、Cam0およびCam1のリソースインデックス競合が表示されています。 モジュール名をクリックするだけで、エラーの原因となっているダイアグラム内のモジュールをハイライト表示できます。 これは、多くのダイアグラムウィンドウを持つ複雑なプロジェクトで非常に便利です。

DRCレベル1のエラー

図141:DRCレベル1のエラー


DRC レベル 2

DRCレベル2は、DRCレベル1が成功した後でのみ開始できます。 ただし、分析 → デザインルールチェックレベル2( Ctrl+F8 )をクリックするか、 ビルドアイコンバーのアイコンデザインルールチェックレベル2をクリックすると、自動的にDRCレベル1も開始されます。 直接アクセスするだけでなく、リソース見積もりやビルドプロセスなどの他のVisualApplets機能によっても、DRCレベル2は自動的に開始されます。 DRCレベル2では、低レベルのデザインルールチェックを実行し、必要なFPGAリソースを見積もります。