Known Issues VisualApplets Release 3.1.2#

Vivado 2017.2 または Vivado 2017.3 がインストールされている PC 上の Windows 10 Fall Creators update (バージョン 1709)

Windows 10 Fall Creators Update（バージョン 1709）を、Xilinx Vivado バージョン 2017.2 または 2017.3 がインストールされているPCにインストールした場合、その後 Xilinx Vivado が正常に動作しないことがあります。そのため、VisualApplets で作成したデザインのビルドができなくなる可能性があります。|

Xilinx Vivado 2017.2 または 2017.3 のインストールを再度機能させるには、Xilinx Support が提供する回避策に従ってください（https://www.xilinx.com/support/answers/69908.html を参照）。

2017-07-10付のWindows 10 x64（バージョン1803）累積更新プログラム（KB4338819）が適用され、2017.4より前のISE 14.7またはVivadoがインストールされているPC

上記のWindows 10の更新プログラムをインストールすると、Vivado 2017.4より前のXilinxツールを使用したビルドフローが正常に機能しなくなる可能性があります。そのため、VisualAppletsで作成したデザインをビルドできなくなる場合があります。

Vivado 2017.4より前のVivadoバージョンでは、一部のブラックボックスインスタンスに未定義のコンテンツが含まれていることを示すエラーメッセージがXilinxツールチェーンのログ出力に表示される場合があります。ISE®の場合は、Xilinxツールのバージョンを特定することすらできず、FPGA Type Checkが失敗します。ISE®の32ビットツールチェーンは動作しますが（ビルド設定を変更：Xilinx設定バッチファイルとしてsettings64.batの代わりにsettings32.batを使用してください）、エラーが発生することがあります。

Follow the work-around provided by Xilinx Support to make the ISE installation work again (See https://www.xilinx.com/support/answers/62380.html, section ISE 14.7 64bit - Turning off SmartHeap). The same work-around can be used for Vivado where you need to perform the file substitution actions in the folder \<VivadoInstallDir>/ids_lite/ISE/lib/nt64. |

プログラム（Windows）ディレクトリへの VisualApplets のユーザー非依存型インストールは、アクセス権の問題を引き起こします。
Xilinx Vivado Tools を使用してアプレットをビルドする際、（ビルドステップ LinkDesign において）重大な警告が表示されることがあります。これらの警告は、Xilinx ツールチェーン内の問題に起因しています。この問題は Xilinx に既知のものであり、修正が進行中です。ただし、この問題は VisualApplets で作成されたデザインに対して**重大なものではない**ため、警告は無視して構いません。例：
```
CRITICAL WARNING: [Shape Builder 18-137] Cannot obey LUTNM/HLUTNM constraint
for instances …/PART1174 and …/PART1175. Illegal to place instance
…/PART1174 on site SLICE_X2Y0. The location site type does not match the
instance type. Instance …/PART1174 belongs to a shape with reference instance
…/PART1175. Shape elements have relative placement respect to each other.
The invalid location might results from a constraint on any of the instance
in the shape..
```
ファイル名：*.vaファイルの命名には、ASCII文字に基づくフォントのみを使用できます。つまり、例えばアジア文字、キリル文字、ギリシャ文字、アラビア文字のフォントはファイル名としてサポートされていません。
microEnable 5 marathon および LightBridge フレームグラバー向けのデザインにおける帯域幅ダイアログ：メモリベースの演算子に対して表示される値は信頼できません。marathon および LightBridge フレームグラバーに実装されている共有 RAM の概念が帯域幅解析で考慮されていないため、メモリ演算子の実際のデータスループットが異なる場合があります。演算子が他の演算子と RAM を共有している場合、これは帯域幅解析では検出されず、表示される値にも反映されません。
VisualApplets の最初に起動したインスタンスのみが設定を保存できます。後から起動されたすべての VisualApplets インスタンスは一時的な設定のみを持ち、インスタンスが閉じられると破棄されます。これには、例えばビルド設定、ライブラリ設定、システム設定、一般的な VisualApplets 設定などが含まれます。
階層ボックス：階層ボックスを使用している場合、特定の状況において、デザインルールチェック（DRC）で次のようなエラーメッセージが表示されることがあります：「演算子 ABC（階層ボックス）の入力 XYZ は、NOP などの O 型演算子に接続する必要があります。」その理由は、階層ボックス内に配置された一部の M 型演算子を、階層ボックスの入力ポートに直接接続できないためです。これは特定の一部 M 型演算子にのみ該当します。この問題は、階層ボックスの入力ポートと M 型演算子の入力ポートの間に NOP 演算子を配置することで解決できます（階層ボックス内）。
CXP 用 SDK：SISO_GenICam ライブラリへのアクセスは自動的には生成されず、ユーザーがプログラミングする必要があります。
microEnable 5 プラットフォーム用のアプレットを変更するには、ファームウェアフラッシャーツール（microDiagnostics）を使用してフレームグラバーにアプレットを読み込ませる必要があります。
帯域幅解析は正確な値を示すものではなく、あくまで推定値です。この機能の使用には十分に注意し、ターゲットハードウェア上で追加のテストを実行してください。カーネル演算の場合の帯域幅計算では、カーネルの寸法は考慮されません。
カラーライブラリの演算子は慎重に使用する必要があります。一部の色変換はユーザーの想定通りに動作しません：
- HSI2RGB は HSL を RGB に変換し、
- RGB2YUV は RGB を YCbCr に変換し、
- XYZ2LAB は、次の定義に従って定数を使用します: www.easyrgb.com
オペレーター FIRKernelNxM パラメータ EdgeHandling が定数に設定されている場合、列数 > 2*Parallelism である場合、カーネルの列数が偶数である場合、および Parallelism > 1 である場合に処理エラーを引き起こす可能性があります。このエラーは画像の左端で確認でき、フレーム内のカーネル位置で誤ったピクセルデータが使用されます。
シミュレーションエラーが発生した後は、シミュレーション条件をリセットする必要があります。
トリガー演算子は、アプレットをフレームグラバーに読み込む際の初期化フェーズにおいて、トリガー出力線にスパイクを引き起こす可能性があります。
オペレーティングシステム Microsoft Windows 8 および 7 32bit/64bit、Microsoft Windows Vista 32bit/64bit、および Microsoft Windows XP 64bit に関する重要な注意事項：宛先フォルダーとしてユーザーフォルダーを定義することが必要であり推奨されます。あるいは、フルアクセス権を持つ他の任意のフォルダーを使用することもできます。
DMA リソースインデックスはゼロから始まり、連続して番号付けされている必要があります。これは DRC によってチェックされます。
オペレータ ImageBufferMultiRoiDyn 非常に小さな入力画像の場合にタイミングエラーを引き起こす可能性があります。
オペレータ ImageSequence ビルドエラー（タイミングエラー）が発生する可能性があります。(2422)
BAYER5x5Linear: 場合によっては、このオペレーターの VisualApplets におけるリソース見積もり（ダイアログ FPGAリソース使用量内）が、Place & Route 実行後に Xilinx ツールによって表示される見積もりと異なる場合があります。(6426)
デザインのプラットフォームを変更すると、デザインルールチェック中に「Invalid parameter value: RamDataWidth is not accepted」というエラーメッセージが表示される場合があります。これは、新しいターゲットプラットフォームのメモリレイアウトが以前のプラットフォームと異なる場合に、リソースRAMを使用しているモジュールで発生することがあります。これを解決するには、デザインを保存して再読み込みしてください。(8708)
オペレーター ModuloCount: パラメーター Devisor は理論上最大64ビットの値に設定できますが、32ビットを超える値でパラメーター化すると、シミュレーション中にVisualAppletsがクラッシュします。(8901)
DynamicROI: 特定の条件下で、オペレーター DynamicROI が誤ったライン長を出力します（出力ライン長が1つの並列ワード分誤って拡張されます）。この不具合は、次の3つの条件すべてを満たしている場合にのみ発生します。
- Parallelismが2のべき乗ではない、
- XoffsetがParallelismで割り切れる、および
- Xlength は Parallelism で割り切れる必要があります。
これらの条件のいずれかが満たされない場合、operator DynamicROI は正しく動作します。この障害はFPGA実装で発生します。シミュレーションでは正しいoperatorの動作がシミュレートされます。(7722)
marathon VCL、marathon VCLx、LightBridge 2 VCL：Camera Link Base アプレットのポート B において、CC2 および CC4 信号が反転します。そのため、CameraControl の対応するポートの「1」が出力側では「0」になり、その逆も同様になります。Medium または Full アプレットでは、すべての CC 信号が正しく実装されています。ポート A では、Base モードでもすべての CC 信号が正しく実装されています。
イメージ SampleDn operator
- は、2で割り切れるサンプリングファクターおよび1より大きいParallelismで使用した場合、破損した画像を生成します。
- a）最大フレーム幅が入力フレームの幅より大きい場合、およびb）入力フレームの幅が対応するダウンサンプリング・パラメータ値で割り切れない場合（つまり、ピクセルを破棄する必要がある場合）、各出力行の終わりにダミーデータを含むピクセルを作成します。
オペレーター RemovePixel (Library 同期化): 特定の状況下において、EoFモードで空行が削除されることがあります。(9220)
カスタムoperator、メモリ・アクセス：特定のアクセスパターンにおいて、カスタムoperatorからのメモリ・アクセスにより、VisualAppletsバージョン3.0.6、3.1、3.1.1、および3.1.2でデータ破損が発生していました。この問題はVisualAppletsバージョン3.2で修正されました。
2 GBを超える画像を使用してデザインをシミュレーションすると、VisualAppletsがクラッシュする場合があります。回避策として、シミュレーションには2 GB未満の画像を使用し、VisualAppletsをバージョン3.3.2以降にアップグレードしてください。バージョン3.3.2以降では、VisualAppletsはクラッシュしなくなりますが、2 GBを超える画像でシミュレーションを実行するとエラーメッセージが表示されます。(240989)